Metodología de codiseño hardware-software para la computación paralela distribuida dentro de un chip

TitleMetodología de codiseño hardware-software para la computación paralela distribuida dentro de un chip
Publication TypeConference Proceedings
Year of Conference2006
AuthorsJoven, J, Castells-Rufas, D, Carrabina, J
Conference NameVI Jornadas de Computación Reconfigurable y Aplicaciones. JCRA 2006
Conference LocationCáceres
ISBN84-611-1315-2
Taxonomy upgrade extras: 
Campus d'excel·lència internacional U A B