Publicacions

Found 23 results
Author [ Title(Desc)] Type Year
Filters: Author is Castells-Rufas, D  [Clear All Filters]
A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 
I
D. Castells-Rufas, Pons, E., and Carrabina, J., Implementación de un sistema OCR en FPGA, V Jornadas de Computación Reconfigurable y Aplicaciones. JCRA 2005. Integrado en CEDI2005. . Granada , 2005.
M. Montón, Castells-Rufas, D., Portero, A., and Carrabina, J., Implementación SystemC sintetizable de un procesador asociativo para elalgoritmo de Dijkstra, V Jornadas de Computación Reconfigurable y Aplicaciones. JCRA 2005. Integrado en CEDI2005. Granada, 2005.
D. Castells-Rufas, Risueño, S., Fernández-Alonso, E., Carrabina, J., and Joven, J., Instruction Set Extensions to Reduce Latency in Soft-Core Clusters, DCIS 2010. Lanzarote, Spain. , 2010.
J
D. Castells-Rufas and Carrabina, J., Jumble: A Hardware-in-the-Loop Simulation System for JHDL, 15th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, 2007. FCCM 2007. . p. v, 2007.
L
L. Ribas, Castells-Rufas, D., and Carrabina, J., A Linear Sorter Core based on a Programmable Register File, Proc. of XIX Conference on Design of Circuits and Integrated Systems. Bordeaux, France , 2004.
M
J. Joven, Castells-Rufas, D., and Carrabina, J., Metodología de codiseño hardware-software para la computación paralela distribuida dentro de un chip, VI Jornadas de Computación Reconfigurable y Aplicaciones. JCRA 2006. Cáceres, 2006.
E. Fernández-Alonso, Castells-Rufas, D., Risueño, S., Carrabina, J., and Joven, J., Minimization of Router Resource Usage for Small Area NoC Designs, IEEE 2010 International Conference on Electronics, Circuits, and Systems (ICECS 2010). . Athens (Grecia), 2010.

Pages

Campus d'excel·lència internacional U A B