Publicacions

Found 8 results
[ Author(Asc)] Title Type Year
Filters: Author is Castells-Rufas, D  [Clear All Filters]
A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 
C
D. Castells-Rufas, Risueño, S., Fernández-Alonso, E., Carrabina, J., and Joven, J., Instruction Set Extensions to Reduce Latency in Soft-Core Clusters, DCIS 2010. Lanzarote, Spain. , 2010.
D. Castells-Rufas, Joven, J., Risueño, S., Fernández-Alonso, E., Carrabina, J., William, T., and Mix, H., MPSoC Performance Analysis with Virtual Prototyping Platforms., PSTI 2010 . San Diego, USA. , 2010.
D. Castells-Rufas and Carrabina, J., Jumble: A Hardware-in-the-Loop Simulation System for JHDL, 15th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, 2007. FCCM 2007. . p. v, 2007.
D. Castells-Rufas and Carrabina, J., Camera-Based Digit Recognition System, 13th IEEE International Conference on Electronics, Circuits and Systems. ICECS 2006. Niza, 2006.
D. Castells-Rufas, Morugó, A., and Carrabina, J., Traducción automática de JHDL a VHDL, VI Jornadas de Computación Reconfigurable y Aplicaciones. JCRA 2006. Cáceres, 2006.
D. Castells-Rufas, Pons, E., and Carrabina, J., Implementación de un sistema OCR en FPGA, V Jornadas de Computación Reconfigurable y Aplicaciones. JCRA 2005. Integrado en CEDI2005. . Granada , 2005.
D. Castells-Rufas, Farré, J., and Carrabina, J., Experimentación con el Lenguaje JHDL, FPGAs: COMPUTACIÓN Y APLICACIONES . 2004.

Pages

Campus d'excel·lència internacional U A B